Deteksi dan Koreksi Kesalahan pada Komunikasi Data

 “Deteksi dan Koreksi Kesalahan”

Kesalahan adalah proses alami yang dapat terjadi pada tiap bagian dari sistem komunikasi data. Namun demikian perlu adanya langkah-langkah bagi perbaikan melalui evaluasi terhadap penyebab terjadinya kesalahan dan menyelidiki kemungkinan-kemungkinan terjadinya kesalahan dalam proses transmisi maupun data terminal.

Salah satu sistem kontrol kesalahan yang sederhana ataupun yang sangat kompleks dapat disisipkan pada bagian-bagian yang telah terdeteksi pada langkah pertama tadi. Akan tetapi ada pertimbangan lain yang turut dipertimbangkan, misalnya perlunya penekanan pada biaya untuk operasi kontrol kesalahan ini jangan sampai melebihi dari biaya sehingga membuat sistem yang dibangun menjadi mahal.

Pada umumnya kesalahan-kesalahan yang terjadi dalam komunikasi data pada umumnya dapat diperkirakan atau dengan kata lain kesalahan-kesalahan yang tidak terdeteksi pada suatu bagian dalam sistem transmisi data mungkin dapat dideteksi pada bagian lain. Dengan alasan untuk meningkatkan efektifitas komunikasi data, para perancang sistem kontrol kesalahan berusaha merancang sistem kontrol dengan memberikan proteksi maximum terhadap informasi redundant yang seminim mungkin.

Pendeteksi Error:

1.      Bit Parity

Diberikan suatu k-bit frame atau message, transmitter membentuk serangkaian n-bit, yang dikenal sebagai frame check sequence (FCS). Jadi frame yang dihasilkan terdiri dari k+n bits. Receiver kemudian membagi frame yang datang dengan beberapa angka dan jika tidak ada remainder (sisa) dianggap tidak ada error.

Beberapa cara yang menjelaskan prosedur diatas, yaitu :

·         Modulo 2 arithmetic

Menggunakan penjumlahan binary dengan tanpa carry, dimana hanya merupakan operasi exclusive-OR.

·         Polynomials

Dalam bentuk variabel x dengan koefisien-koefisien binary. Koefisien-koefisien tersebut berhubungan dengan bit -bit dalam binary.

Bit parity / parity cecks, Merupakan bit yang digunakan untuk mengecek kebenaran dari suatu informasi dengan jalan penambahan satu atau beberapa bit ke dalam paket data. Metode ini memiliki dua jenis, yaitu:

a.      Even Parity

Metode ini biasa dipergunakan dalam transmisi data secara asynchronous, pada metode ini sebelum paket data dikirim, setiap paket data di cek apakah bit ‘1’ berjumlah genap.

b.      Odd Parity

Metode ini biasa dipergunakan dalam transmisi data secara synchronous, pada metode ini sebelum paket data dikirim, setiap paket data di cek apakah jumlah ‘1’ ganjil.

Konsep Umum dan Cara Kerja Parity Check

Konsep umum dari parity check adalah sebuah sistem yang membuat pihak terminal tertuju tahu bahwa data yang iya terima tersebut sama atau tidak dengan data yang dikirim oleh terminal pengirim.

Caranya, pertama-tama pihak pengirim  akan menambahkan 1 bit tambahan (Atau yang Lebih dikenal dengan nama Parity Bit) pada data, untuk menggambarkan karakteristik dari data tersebut. Nilai dari bit parity (1 atau 0) tidak diperoleh secara sembarangan.

dalam proses pentransmisiannya data tadi dikirim bersamaan (data kita dan parity bitnya) dan kita anggap data dapat terkirim dengan suskses. Pada Terminal Penerima Data kita dibaca dan Di dekodisasi (di definisi kan ulang) dengan cara yang sama seperti saat kita menentuan nilai parity bit di sisi pengirim. Lalu Hasil dekodisasi tadi dibandingkan dengan parity bit yang tadi sengaja dibawakan oleh pengirim. Gampangannya apabila hasil pembacaan (Dekodisasi) data terkirim sama dengan Parity bitnya maka data tersebut Dapat dianggap benar. Dan apabila diperoleh perbedaan nilai antara hasil dekodisasi dengan parity bitnya maka data dapat di klasifikasikan sebagai data yeng error, Lebih lanjut terminal penerima akan mengirimkan request pada terminal pengirim untuk mengirimkan ulang data yang terbaca error tadi.

Kelebihan dan kekurangan Parity Checks:

Ø  Kelebihan :

1.      Lebih cepat karena berbasis 2 (biner).

2.      Mudah dalam pengecekan.

3.      Sederhana dalam analisis dan penggunaan pada system.

4.      Mudah direalisasikan dalam bentuk rangkaian/ hardware.

Ø  Kekurangan :

1.        Kurang handal dalam mengatasi deteksi dan perbaikan error.

2.        Kemungkinan kesalahan yang terjadi besar, yaitu 50%.

3.        Belum dapat mengakomodir file dengan ukuran besar.

4.         Tidak dapat mendeteksi kesalahan dalam jumlah genap.

2.      Cyclic Redundancy Checks (Crc)

CRC (Cyclic Redundancy Check) adalah algoritma untuk memastikan integritas data dan mengecek kesalahan pada suatu data yang akan ditransmisikan atau disimpan. Data yang hendak ditransmisikan atau disimpan ke sebuah media penyimpanan rentan sekali mengalami kesalahan, seperti halnya noise yang terjadi selama proses transmisi atau memang ada kerusakan perangkat keras.

Untuk memastikan integritas data yang hendak ditransmisikan atau disimpan, CRC dapat digunakan. CRC bekerja secara sederhana, yakni dengan menggunakan perhitungan matematika terhadap sebuah bilangan yang disebut sebagai Checksum, yang dibuat berdasarkan total bit yang hendak ditransmisikan atau yang hendak disimpan. Dalam transmisi jaringan, khususnya dalam jaringan berbasis teknologi Ethernet, checksum akan dihitung terhadap setiap frame yang hendak ditransmisikan dan ditambahkan ke dalam frame tersebut sebagai informasi dalam header atau trailer. Penerima frame tersebut akan menghitung kembali apakah frame yang ia terima benar-benar tanpa kerusakan, dengan membandingkan nilai frame yang dihitung dengan nilai frame yang terdapat dalam header frame. Jika dua nilai tersebut berbeda, maka frame tersebut telah berubah dan harus dikirimkan ulang.

CRC didesain sedemikian rupa untuk memastikan integritas data terhadap degradasi yang bersifat acak dikarenakan noise atau sumber lainnya (kerusakan media dan lain-lain). CRC tidak menjamin integritas data dari ancaman modifikasi terhadap perlakukan yang mencurigakan oleh para hacker, karena memang para penyerang dapat menghitung ulang checksum dan mengganti nilai checksum yang lama dengan yang baru untuk membodohi penerima. Kode pendeteksian kesalahan yang paling umum serta paling hebat adalah Cyclic Redundancy Check (CRC) yang dapat digambarkan sebagai berikut, dengan adanya blok bit k-bit, atau pesan, transmitter mengirimkan suatu deretan n-bit, disebut sebagai Frame Check Sequence (FCS), sehingga frame yang dihasilkan, terdiri dari k+n bit, dapat dibagi dengan jelas oleh beberapa nomor yang sebelumnya sudah ditetapkan. Kemudian receiver membagi frame yang datang dengan nomor tersebut dan, bila tidak ada sisa, maka diasumsikan tidak terdapat kesalahan. Untuk menjelaskan hal tersebut, kita dapat menggunakan dua cara yaitu:

a.       Modulo 2 Aritmatik

Modulo 2 aritmatik menggunakan penambahan biner tanpa pembawa, yang hanya merupakan operasi EX-OR saja. Pengurangan biner tanpa pembawa juga diterjemahkan sebagai operasi EX-OR.

b.      PolynomialsCara kedua mengamati proses CRC adalah dengan menyatakan seluruh nilai sebagai polynomial dalam suatu model variabel X, dengan koefisien-koefisien biner. Koefisien berhubungan dengan bit-bit dalam angka biner.

Kelebihan dan Kekurangan Cyclic Redundancy Check (CRC):

Ø  Kelebihan:

1.      Dapat digunakan dalam pengiriman data berkecepatan tinggi.

2.      Memiliki kehandalan sistem yang sangat tinggi, yaitu sekitar 99%.

Ø  Kekurangan:

1.      Realisasi rangkaian/hardware dan software yang paling sulit dibanding parity check.

2.      Analisis dan perhitungan dalam perancangan yang cukup sulit.